Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung Prof. Dr. rer. nat. Wolfgang Karl

Zentralübung Rechnerstrukturen: Fragen des Rechnerentwurfs

1. Aufgabenblatt

Besprechung: 21. April 2015

1 Fertigungskosten

Eine Wafer-Fertigungsanlage soll von 200 mm - auf 300 mm - Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert. Der zugehörige Technologiefaktor sei $\alpha=2$, die Fehlerquote (defects per unit area) betrage $DPUA=0,2/cm^2$ und die Wafer-Ausbeute (Yield) betrage $Y_{wafer}=80\%$. Der zu fertigende Die habe eine Fläche von $A_{die}=4,5\,cm^2$.

- a) Berechnen Sie für beide Wafergrößen die erzielbare Anzahl von Dies pro Wafer (*DPW*).
- b) Errechnen Sie den Die-Yield (Y_{die}) für die gegebenen Parameter.
- c) Errechnen Sie die Kosten pro Die für 200 mm und 300 mm Technologie unter der Annahme, dass ein 200 mm-Wafer 150 € kostet und ein 300 mm-Wafer 300 €.
- d) Berechnen Sie basierend auf den errechneten Werten der vorherigen Aufgabenteile die durch die Umstellung auf 300 mm-Wafer erzielte Kostenreduzierung pro IC. Die Kosten für das Packaging pro IC betragen 75 cent, der Kostenanteil für Testen des einzelnen Dies sei 1 € und die Gesamtausbeute sei 75 %.
- e) In Zukunft war geplant von 300 mm- auf 450 mm-Wafer umzustellen, doch eine Einführung wird vorerst aufgeschoben. Was könnten bei der Einführung noch größerer Wafer Probleme bereiten?

Schaltungsentwurf mit VHDL

2 Signale und boolesche Funktionen

Erstellen Sie je eine VHDL-Beschreibung der XOR-Funktion mittels:

- a) Bibliotheksaufruf
- b) Boolescher Beschreibung
- c) Wertetabelle
- d) Beschreibung der Funktion

3 Verhaltensbeschreibung

Eine zu entwickelnde Zählerschaltung soll folgendes Verhalten aufweisen:

- Ein low-aktives Rücksetzsignal löscht den Zähler.
- Über ein Richtungssignal wird bestimmt, ob der Zähler mit der steigenden Flanke eines Taktsignals aufwärts (=0) oder abwärts (=1) zählt.
- Es wird nur gezählt, wenn der Zähler mit einem high-aktiven Aktivierungssignal freigeschaltet ist.
- Der Zähler soll 64 Zählschritte ausführen können.
- Ein low-aktives Freigabesignal entscheidet, ob der Zählerausgang auf einen gemeinsamen Bus gelegt werden soll. Bei nicht erfolgter Freigabe werden die Ausgabeleitungen in den Tristate-Zustand geschaltet.
- a) Erstellen Sie die zugehörige Schnittstellenbeschreibung und formulieren Sie eine mögliche entsprechende Verhaltensbeschreibung in VHDL.
- b) Erweitern Sie die Verhaltensbeschreibung um eine Lösung, bei der ein Überlaufsignal kontinuierlich und asynchron (außerhalb eines Prozesses) erzeugt wird.

4 VHDL-Entwurfsprozess I – Zähler

In einer VHDL-Beschreibung sei ein Prozess wie folgt beschrieben.

```
architecture behaviour of counter is
  signal count : unsigned(7 downto 0);
begin

process(clk)
begin
  if clk'event and clk='1' then
    count <= count+1;
  if count=X"ff" then
    flag <= '1';
  else
    flag <= '0';
  end if;
  end if;
end process;
end behaviour;</pre>
```

- a) Bei der Simulation dieses Prozesses erhalten Sie immer den Wert "UUUUUUUU" für das Signal count. Synthetisiert in Hardware beobachten Sie jedoch wie erwartet eine Aufwärtszählfunktion.
 - Nennen Sie die Ursache für das in der Simulation beobachtete Verhalten und erklären Sie, weswegen die Zählfunktion hier nicht sichtbar wird.
 - Ändern Sie die Prozessbeschreibung so ab, dass der Wert des Zählers zurückgesetzt werden kann.
- b) Das flag-Signal (vom Typ bit) soll den Zählerstand 0xff anzeigen, d.h. zum Zeitpunkt count=X"ff" für eine Taktperiode den Wert 1 annehmen, sonst 0.
 - Bei welchen tatsächlichen Zählerstand beobachten Sie beim gegebenen Codefragment in Simulation und Synthese den Zustand flag='1'? Warum ist dies so?
 - Das flag-Signal soll nicht synchron innerhalb des Prozesses sondern nebenläufig außerhalb erzeugt werden. Wie lautet die VHDL-Zuweisung hierfür bzw. was muß am Quelltext geändert werden?

5 VHDL-Entwurfsprozess II – DFT

Es soll eine diskrete Fourier-Transformation (DFT) in VHDL implementiert werden. Dabei ist folgendes Verhalten spezifiziert:

- Ein low-aktives Rücksetzsignal löscht die Schaltung.
- Die Schaltung wird explizit über ein Aktivierungssignal aktiviert.
- Die Datengröße ist fest vorgegeben, soll aber prinzipiell parametrisierbar sein.
- Die Eingabedaten werden als Stream von 16-Bit Festkommazahlen geliefert.
- Die Ausgabedaten sind ebenso ein Stream von 16-Bit Festkommazahlen.
- a) Führen Sie die Datenverfeinerung durch und erstellen Sie eine Schnittstellenbeschreibung DFT_top. Dazu muss der Stream in eine passende Schnittstelle überführt werden. Eine solche kann aus folgenden Teilen bestehen: Daten, Gültigkeitsanzeige, Aufnahmebereitschaft, Stream-Ende.
- b) Erstellen Sie eine Toplevel-Architektur structure_top, indem Sie Komponenten definieren und geeignet verbinden: Stream-Behandlung (zur Zwischenpufferung der Stream-Daten) und Diskrete Fourier-Transformation (DFT).

 Hinweis: es genügt die Visualisierung!
- c) In der Architektur der DFT würden Sie die Eingabedaten mit Potenzen (k) der N-ten Einheitswurzel $e^{-2\Pi i*k/N}$ multiplizieren, akkumulieren und speichern bzw. weiter ausgeben. Im Rahmen der Verhaltensverfeinerung entsteht daher folgende Frage: Wie ist die komplexe Einheitswurzel darzustellen und in Berechnungen verwendbar? *Hinweis:* $e^{ix} = \cos x + i \cdot \sin x$.
- d) Sie haben festgestellt, dass auch die Radix-2-Variante der DFT in Hardware implementierbar ist und die Implementierung innerhalb einer weiteren Architektur radix2 passend zur Schnittstelle der DFT vorgenommen. Mit welchen Mitteln erreichen Sie, dass in Simulation und Synthese Ihre neue Architektur verwendet wird?